单选题
AX<=A+B
BX：=A+b
CX=A+B
D前面的都不正确
正确答案
答案解析
略
相似试题
信号赋值语句在什么情况下作为并行语句？在什么情况下作顺序语句？信号赋值和变量赋值符号分别是什么？两种赋值符号有什么区别？
简答题查看答案
在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的。（）。
单选题查看答案
进程中的信号赋值语句，其信号更新是（）
单选题查看答案
已经存在定义”#defineps（（unsignedcharvolatilexdata*）0）”，你希望片外RAM的234H的值并存入变量x中，你应该写的语句是：（）
单选题查看答案
定义语句”unsigned char data x_at_12；”，是将变量x存储于什么位置：（）
单选题查看答案
在Verilog HDL中，连续赋值语句的关键字是（）。
单选题查看答案
VHDL中，为目标变量赋值符号是（）。
单选题查看答案
WHEN_ELSE条件信号赋值语句和IF_ELSE顺序语句的异同？
简答题查看答案
在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面哪个赋值语句是错误的。（）。
单选题查看答案