在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的。（）。
单选题查看答案
在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面哪个赋值语句是错误的。（）。
单选题查看答案
进程中的信号赋值语句，其信号更新是（）
单选题查看答案
WHEN_ELSE条件信号赋值语句和IF_ELSE顺序语句的异同？
简答题查看答案
在Verilog HDL中，连续赋值语句的关键字是（）。
单选题查看答案
顺序语句和并行语句的主要区别是什么？
简答题查看答案
在VHDL的并行语句之前，可以用（）来传送往来信息。
单选题查看答案
正确给变量X赋值的语句是（）。
单选题查看答案
下面既是并行语句又是串行语句的是（）。
单选题查看答案