当外界干扰较小时,TTL与非门闲置的输入端可以悬空处理;TTL或非门不使用的闲置输入端应与地相接;CMOS门输入端口为“与”逻辑关系时,闲置的输入端应接高电平,具有“或”逻辑端口的CMOS门多余的输入端应接低电平;即CMOS门的闲置输入端不允许()。
填空题查看答案
TTL集成JK触发器正常工作时,其和端应接()电平。
填空题查看答案
当外部中断请求的信号方式为脉冲方式时,要求中断请求信号的高电平状态和低电平状态都应至少维持()。
单选题查看答案
当外部中断请求的信号方式为脉冲方式时,要求中断请求信号的高电平状态和低电平状态都应至少维持()。
单选题查看答案
题图所示为一个三态逻辑TTL电路,这个电路除了输出高电平、低电平信号外,还有第三个状态—禁止态(高阻抗)。试分析说明该电路具有什么逻辑功能。
简答题查看答案
在图所示TTL门电路中,已知门电路输出的高电平UOH=3V,输出的低电平UOL=0.3V,输入A、B、C的波形如图(b)所示,试画出Y的波形图。
简答题查看答案
当三态门的控制端()时,三态门的输出端根据输入的状态可以有高电平和低电平两种状态。
填空题查看答案
指出下图中各门电路的输出是什么状态(高电平、低电平或高阻态)。已知这些门电路都是74系列TTL电路。
简答题查看答案
TTL门电路在高电平输入时,其输入电流很小,74LS系列每个输入端的输入电流在40uA以下。
判断题查看答案