每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则正确的描述是（）。

每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则欠妥的描述是（）。

单选题查看答案

如图所示电路，设Q1、Q0的原状态为00，送入一个CP脉冲后的新状态为（）。

单选题查看答案

用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。

单选题查看答案

主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。

单选题查看答案

已知逻辑电路如图所示，当X=0时，脉冲CP到来后，D触发器（）。

单选题查看答案

若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容为（）。

单选题查看答案

用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。

单选题查看答案

如图7-70所示电路，Q1、Q2原始状态为11，当输入两个脉冲后的新状态为（）。

单选题查看答案

已知某电路在脉冲信号作用下，各触发器的状态如表7.5-7所示，经分析知，该电路是（）。

单选题查看答案