简答题
正确答案
本题是同步计数器的设计，分析步骤如下：
（1） 根据设计要求，设定状态，画出状态转换图。该状态图不须化简。
（2） 状态分配，列状态转换编码表。由题意要求M=5，故应取触发器位数n=3，
（1） 画出电路的次态卡诺图，经化简得到电路的状态方程。
（4） 选择触发器用JK触发器，则可列出有关JK触发器驱动方程和进位输出方程。
（5）画逻辑电路图
（6）检查能否自启动
可见，如果电路进入无效状态101、110、111时，都可在CP脉冲作用下，分别进入有效状态010、011、100。所以电路能够自启动。
（1） 根据设计要求，设定状态，画出状态转换图。该状态图不须化简。
（2） 状态分配，列状态转换编码表。由题意要求M=5，故应取触发器位数n=3，
（1） 画出电路的次态卡诺图，经化简得到电路的状态方程。
（4） 选择触发器用JK触发器，则可列出有关JK触发器驱动方程和进位输出方程。
（5）画逻辑电路图
（6）检查能否自启动
可见，如果电路进入无效状态101、110、111时，都可在CP脉冲作用下，分别进入有效状态010、011、100。所以电路能够自启动。
答案解析
略
相似试题
试用下降沿JK触发器设计一个递增同步六进制计数器。要求计数器的状态转换代码具有相邻性（相邻两组代码中只有一位代码不同），且代码不包含全0和全1的码组。根据题意列出电路的状态转移真值表和卡诺图；写出状态方程、驱动方程，输出方程，检查启动特性。
简答题查看答案
图示是用四个JK触发器组成的四位二进制加法计数器。所有触发器的J=K=1。 （1）试说明其工作原理。 （2）各JK触发器的翻转，是在其各自时钟脉冲的上升沿还是下降沿？ （3）设Q0、Q1、Q2、Q3的初始值均为0。已知CP的波形如图所示，试画出Q0、Q1、Q2、Q3的波形。
简答题查看答案
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。
单选题查看答案
用集成的4位二进制同步加法计数器和与非门可以实现任何计数容量小于16的计数器。
判断题查看答案
试用74161构成九进制计数器。（可采用异步清零法或同步预置数法）
简答题查看答案
设计一个可控进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数输入端和进位输出端。
简答题查看答案
设计一个带计数使能、同步复位、带进位输出的增1二十进制计数器，计数结果由共阴极七段数码管显示。
简答题查看答案
一个四位二进制的加法计数器，由0000状态开始，经过28个时钟脉冲后，此计数器的状态为（）。
单选题查看答案
基于原理图输入方式，用D触发器构成按循环码（000->001->011->111->101->100->000）规律工作的六进制同步计数器。
简答题查看答案