版图验证和检查包括哪些内容？如何实现？

DRC（DesignRuleCheck）：几何设计规则检查
对IC的版图做几何空间检查，保证能在特定的工艺条件下实现所设计的电路，并保证一定的成品率；
ERC（ElectricalRuleCheck）：电学规则检查
检查电源（power）/地（grounD.的短路，浮空的器件和浮空的连线等指定的电气特性；
LVS（LoyoutversusSchematic）：网表一致性检查
将版图提出的网表和原理图的网表进行比较，检查电路连接关系是否正确，MOS晶体管的长/宽尺寸是否匹配，电阻/电容值是否正确等；
LPE（LayoutParameterExtraction）：版图寄生参数提取
从版图中提取晶体管的尺寸、结点的寄生电容、连线的寄生电阻等参数，并产生SPICE格式的网表，用于后仿真验证；
POSTSIM：后仿真，检查版图寄生参数对设计的影响
提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等，并产生测试向量。

略