假设某存储器总线采用同步通信方式，时钟频率为50MHz时钟，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4字节。对于读操作，访问顺序是1个时钟周期接受地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。对于写操作，访问顺序是1个时钟周期接受地址，2个时钟周期延迟，8个时钟周期用于传输8个字，3个时钟周期恢复和写入纠错码。对于以下访问模式，求出该存储器读/写时在存储器总线上的带宽。 ①全部访问为连续的读操作； ②全部访问为连续的写操作； ③65%的访问为读操作，35%的访问为写操作。
简答题查看答案
下面是对高速缓冲存储器（CAChe）的描述，正确的有（）
多选题查看答案
Pentium 4处理器中的cache是用SRAM组成的一种高速缓冲存储器，其作用是（）。
单选题查看答案
Pentium4处理器中的cache是用SRAM组成的一种高速缓冲存储器，其作用是（）。
单选题查看答案
假定某处理器可通过软件对高速缓存设置不同的写策略，那么，处理器主要运行包含大量存储器写操作的数据访问密集型应用应设置成什么写策略？为什么？
简答题查看答案
高速缓冲存储器（cache）的作用是（）
单选题查看答案
Cache为高速缓冲存储器，它位于（）
单选题查看答案
有关高速缓冲存储器（Cache）的说法，正确的是（）。
单选题查看答案
高速缓冲存储器（Cache）是介于CPU和内存之间的缓冲器，一般由PROM组成。（）
判断题查看答案