指令访问的操作数可能是8，16或32位，但主存与Cache间却以数据块为单位传输。

某计算机字长16位，每次存储器访问宽度16位，CPU中有8个16位通用寄存器。现为该机设计指令系统，要求指令长度为字长的整数倍，至多支持64种不同操作，每个操作数都支持4种寻址方式：立即（I）寄存器直接（R）寄存器间接（S）和变址（X），存储器地址位数和立即数均为16位，任何一个通用寄存器都可作变址寄存器，支持以下7种二地址指令格式（R、I、S、X代表上述四种寻址方式）：RR型、RI型、RS型、RX型、XI型、SI型、SS型。请设计该指令系统的7种指令格式，给出每种格式的指令长度、各字段所占位数和含义，并说明每种格式指令需要几次存储器访问？

简答题查看答案

简要说明8位、16位、32位及Pentium系列32位微处理器的指令系统，在性能上最主要的提升之处。

简答题查看答案

除法指令要求字节操作时商为8位，字操作时商为16位。

判断题查看答案

IA-32处理器有8个32位通用寄存器，其中哪几个可以分成16位和8位操作？

简答题查看答案

IA-32处理器有8个32位通用寄存器，其中哪几个不可以分解成16位和8位操作？

简答题查看答案

想在系列机中发展一种新型号机器，你认为下列哪些设想是可以考虑的，哪些则不行的？为什么？ （1）新增加字符数据类型和若干条字符处理指令，以支持事务处理程序的编译。 （2）为增强中断处理功能，将中断分级由原来的4级增加到5级，并重新调整中断响应的优先次序。 （3）在CPU和主存之间增设Cache存储器，以克服因主存访问速率过低而造成的系统性能瓶颈。 （4）为解决计算误差较大，将机器中浮点数的下溢处理方法由原来的恒置“1”法，改为用ROM存取下溢处理结果的查表舍入法。 （5）为增加寻址灵活性和减少平均指令字长，将原等长操作码指令改为有3类不同码长的扩展操作码；将源操作数寻址方式由操作码指明改成如VAX-11那种设寻址方式位字段指明。 （6）将CPU与主存间的数据通路宽度由16位扩展成32位，以加快主机内部信息的传送。 （7）为减少公用总路线的使用冲突，将单总线改为双总线。 （8）把原0号通用寄存器改作堆栈指示器。

简答题查看答案

假定某计算机字长16位，CPU内部结构如图所示，CPU和存储器之间采用同步方式通信，按字编址。采用定长指令字格式，指令由两个字组成，第一个字指明操作码和寻址方式，第二个字包含立即数Imm16。若一次存储访问所花时间为2个CPU时钟周期，每次存储访问存取一个字，取指令阶段第二次访存将Imm16取到MDR中，请写出下列指令在指令执行阶段的控制信号序列，并说明需要几个时钟周期。

简答题查看答案

假定某计算机字长16位，CPU内部结构如图所示，CPU和存储器之间采用同步方式通信，按字编址。采用定长指令字格式，指令由两个字组成，第一个字指明操作码和寻址方式，第二个字包含立即数Imm16。若一次存储访问所花时间为2个CPU时钟周期，每次存储访问存取一个字，取指令阶段第二次访存将Imm16取到MDR中，请写出下列指令在指令执行阶段的控制信号序列，并说明需要几个时钟周期。

简答题查看答案

假定某计算机字长16位，CPU内部结构如图所示，CPU和存储器之间采用同步方式通信，按字编址。采用定长指令字格式，指令由两个字组成，第一个字指明操作码和寻址方式，第二个字包含立即数Imm16。若一次存储访问所花时间为2个CPU时钟周期，每次存储访问存取一个字，取指令阶段第二次访存将Imm16取到MDR中，请写出下列指令在指令执行阶段的控制信号序列，并说明需要几个时钟周期。

简答题查看答案