8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中。

设计一个能存放8位二进制代码的寄存器，需要（）个触发器。

单选题查看答案

若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容为（）。

单选题查看答案

N个触发器可以构成能寄存（）位二进制数码的寄存器。

单选题查看答案

欲把一脉冲信号延迟8个TCP后愉出，宜采用（）电路。

单选题查看答案

若将输入脉冲信号延迟一段时间后输出，应用（）电路。

单选题查看答案

一个无符号8位数字量输入的DAC，其分辨率为（）位。

单选题查看答案

用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。

单选题查看答案

一个8位逐次逼近型模数转换器，若最大输入电压为＋10V，则下列分析正确的是（）。

多选题查看答案

如图7-70所示电路，Q1、Q2原始状态为11，当输入两个脉冲后的新状态为（）。

单选题查看答案