Asignal
Bvariable
Ctype
Dset
在VHDL中,预定义的()可用于检出时钟边沿,完成定时检查,获得未约束的数据类型的范围等。
填空题查看答案
VHDL语言中变量定义的位置是()。
单选题查看答案
VHDL语言中信号定义的位置是()。
单选题查看答案
在VHDL语言中,下列对进程(PROCESS)语句的语句结构及语法规则的描述中,不正确的是()。
单选题查看答案
关于1987标准的VHDL语言中,标识符描述正确的是()。
单选题查看答案
在一个VHDL设计中idata是一个信号,数据类型为integer,数据范围0to127,下面哪个赋值语句是正确的。()。
单选题查看答案
在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,试指出下面哪个赋值语句是错误的。()。
单选题查看答案
简述VHDL语言的用途及其电路描述风格?
简答题查看答案
IP核在EDA技术和开发中具有十分重要的地位;提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为()。
单选题查看答案