题13图所示逻辑电路中，当A=1，B=0时，CP脉冲来到后JK触发器（）。
单选题查看答案
同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。
判断题查看答案
△如图所示电路是由D触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
简答题查看答案
图是一个自循环移位寄存器逻辑图，触发器初始状态为100，在CP端连续输入6个时钟脉冲，用表格形式列出在6个时钟脉冲作用下3个触发器的状态变化。
简答题查看答案
若将维持-阻塞D触发器的D信号输入端接其Q，则此触发器在CP脉冲信号作用下为（）分频电路。
单选题查看答案
△如图所示电路是由JK触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
简答题查看答案
当维持阻塞型D触发器CP=1，D=0时，Q端（）。
单选题查看答案
△如图所示电路是由JK触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
简答题查看答案
△如图所示电路是由JK触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
简答题查看答案