当维持阻塞型D触发器CP=1，D=0时，Q端（）。

若将维持-阻塞D触发器的D信号输入端接其Q，则此触发器在CP脉冲信号作用下为（）分频电路。

单选题查看答案

同步D触发器在CP=1期间，D端输入信号变化时，对输出Q端没有影响。

判断题查看答案

由D触发器组成的四位数码寄存器，清零后，输出端Q3Q2Q1Q0=（），若输入端 D3D2D1D0=1001，当CP有效沿出现时，输出端Q3Q2Q1Q0 =（）。

填空题查看答案

D触发器的逻辑功能是：CP脉冲触发有效时（）。

填空题查看答案

题13图所示逻辑电路中，当A=1，B=0时，CP脉冲来到后JK触发器（）。

单选题查看答案

为同步RS触发器，已知SD=RD=l。在CP=1期间，当S=1，R=0时，触发器输出状态Qn+1为（）

单选题查看答案

维—阻D型触发器是在C的（）触发，当Q与D相连后，为计数状态，用公式表示为（）。

填空题查看答案

对于D触发器，若现态Qn=0，要使次态Qn+1=0，则输入D=（）

填空题查看答案

D触发器的输入端子有（）个，具有置0和置1的功能。

填空题查看答案