判断题
A对
B错
正确答案
答案解析
略
相似试题
假设某存储器总线采用同步通信方式，时钟频率为50MHz时钟，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4字节。对于读操作，访问顺序是1个时钟周期接受地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。对于写操作，访问顺序是1个时钟周期接受地址，2个时钟周期延迟，8个时钟周期用于传输8个字，3个时钟周期恢复和写入纠错码。对于以下访问模式，求出该存储器读/写时在存储器总线上的带宽。 ①全部访问为连续的读操作； ②全部访问为连续的写操作； ③65%的访问为读操作，35%的访问为写操作。
简答题查看答案
假设一个同步总线的时钟频率为50MHz，总线宽度为32位，该总线的最大数据传输率为多少？若要将该总线的带宽提高一倍，可以有哪几种方案？
简答题查看答案
假定主存和磁盘存储器之间连接的同步总线具有以下特性：支持4字块和16字块两种长度（字长32位）的突发传送，总线时钟频率为200MHz，总线宽度为64位，每个64位数据的传送需1个时钟周期，向主存发送一个地址需要1个时钟周期，每个总线事务之间有2个空闲时钟周期。若访问主存时最初四个字的存取时间为200ns，随后每存取一个四字的时间是20ns，磁盘的数据传输率为5MBps，则在4字块和16字块两种传输方式下，该总线上分别最多可有多少个磁盘同时进行传输？
简答题查看答案
时钟周期是指CPU基本时间计量单位，总线周期是指一次总线操作时间，总线操作是指（）。
填空题查看答案
总线操作中第1个时钟周期通常是取指周期。
判断题查看答案
PCI总线传输机制是理解PCI总线规范的基础， 主设备和从设备如何插入等待时钟周期？
简答题查看答案
考虑以下两种总线：总线1是64位数据和地址复用的总线。能在一个时钟周期中传输一个64位的数据或地址。任何一个读写操作总是先用一个时钟周期传送地址，然后有2个时钟周期的延迟，从第四时钟周期开始，存储器系统以每个时钟2个字的速度传送，最多传送8个字。总线2是分离的32位地址和32位数据的总线。读操作包括：一个时钟周期传送地址，2个时钟周期延迟，从第四周期开始，存储器系统以每时钟1个字的速度传输最多8个字。对于写操作，在第一个时钟周期内第一个数据字与地址一起传输，经过2个时钟周期的延迟后，以每个时钟1个字的速度最多传输7个余下的数据字。假定进行60%的读操作和40%的写操作。在以下两种情况下，求这两种总线和存储器能提供的带宽。 ①只进行单数据字的传输。 ②所有的传输都是8个字的数据块。
简答题查看答案
为协调计算机系统各部分工作，需有一种器件提供统一的时钟标准，这个器件是（）
单选题查看答案
构成CPU与外围设备之间的高速通道且与CPU时钟无关的局部总线是（）
单选题查看答案