维—阻D型触发器是在C的（）触发，当Q与D相连后，为计数状态，用公式表示为（）。

当维持阻塞型D触发器CP=1，D=0时，Q端（）。

单选题查看答案

画出图所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。（设Q初始状态为0）

简答题查看答案

若将维持-阻塞D触发器的D信号输入端接其Q，则此触发器在CP脉冲信号作用下为（）分频电路。

单选题查看答案

同步D触发器在CP=1期间，D端输入信号变化时，对输出Q端没有影响。

判断题查看答案

触发器有（）个稳定状态，当Q=0，Q=1时，称为（）态；当Q=1，Q=0时，称为（）态。

填空题查看答案

画出图题所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。（设Q初始状态为0）

简答题查看答案

当JK触发器在时钟CP作用下，欲使Q*=Q′，则必须使（）

单选题查看答案

已知输入信号A和B的波形如图（a）所示，试画出图（b）、（ c）中两个触发器Q端的输出波形，设触发器初态为

简答题查看答案

D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。

判断题查看答案