同步D触发器在CP=1期间，D端输入信号变化时，对输出Q端没有影响。

若将维持-阻塞D触发器的D信号输入端接其Q，则此触发器在CP脉冲信号作用下为（）分频电路。

单选题查看答案

当维持阻塞型D触发器CP=1，D=0时，Q端（）。

单选题查看答案

由D触发器组成的四位数码寄存器，清零后，输出端Q3Q2Q1Q0=（），若输入端 D3D2D1D0=1001，当CP有效沿出现时，输出端Q3Q2Q1Q0 =（）。

填空题查看答案

为同步RS触发器，已知SD=RD=l。在CP=1期间，当S=1，R=0时，触发器输出状态Qn+1为（）

单选题查看答案

在主从JK触发器、边沿D触发器、同步RS触发器中，输入项有约束条件的触发器是主从JK触发器。

判断题查看答案

请设计一个序列信号发生器，该电路能在时钟信号CP作用下，周期性输出“110010”的串行序列信号；要求采用最小风险方法设计；采用D触发器和必要门电路实现并画出电路原理图。

简答题查看答案

对JK触发器，在时钟信号CP为高电平期间，当J=K=1时，状态会翻转一次。

判断题查看答案

△如图所示电路是由D触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）

简答题查看答案

画出图所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。（设Q初始状态为0）

简答题查看答案