试用下降沿JK触发器设计一个递增同步六进制计数器。要求计数器的状态转换代码具有相邻性（相邻两组代码中只有一位代码不同），且代码不包含全0和全1的码组。根据题意列出电路的状态转移真值表和卡诺图；写出状态方程、驱动方程，输出方程，检查启动特性。

试用JK触发器设计一个同步五进制加法计数器，要求电路能够自启动。 

简答题查看答案

主从型JK触发器的从触发器开启时刻在CP下降沿到来时。

判断题查看答案

已知下降沿JK触发器的CP，K，K波形如图所示，试分别画出其Q端的波形。设，触发器的初始状态为0。

简答题查看答案

试设计一个JK边沿触发器。

简答题查看答案

图示是用四个JK触发器组成的四位二进制加法计数器。所有触发器的J=K=1。 （1）试说明其工作原理。  （2）各JK触发器的翻转，是在其各自时钟脉冲的上升沿还是下降沿？  （3）设Q0、Q1、Q2、Q3的初始值均为0。已知CP的波形如图所示，试画出Q0、Q1、Q2、Q3的波形。

简答题查看答案

同步JK触发器输出的状态，触发器置1为（）

单选题查看答案

在主从JK触发器、边沿D触发器、同步RS触发器中，输入项有约束条件的触发器是主从JK触发器。

判断题查看答案

分别用D、T、JK触发器作为同步时序电路的存储元件，实现下表所示二进制状态表的功能。试写出激励函数和输出函数表达式，比较采用哪种触发器可使电路最简单。

简答题查看答案

当CP处于下降沿时，触发器的状态一定发生翻转。

判断题查看答案