简答题
图示是用四个JK触发器组成的四位二进制加法计数器。所有触发器的J=K=1。 （1）试说明其工作原理。 （2）各JK触发器的翻转，是在其各自时钟脉冲的上升沿还是下降沿？ （3）设Q0、Q1、Q2、Q3的初始值均为0。已知CP的波形如图所示，试画出Q0、Q1、Q2、Q3的波形。
正确答案
答案解析
略
相似试题
图示为一个由D触发器组成的四位右移寄存器。4位待存的数码（1010）需要用移位脉冲CP全部移入寄存器。 （1）试说明其工作原理。 （2）将4位待存的数码（1010）全部移入寄存器，需要用几个移位脉冲？
简答题查看答案
4个边沿JK触发器，可以存储（）位二进制数。
单选题查看答案
试用JK触发器设计一个同步五进制加法计数器，要求电路能够自启动。
简答题查看答案
一个初始状态为0000的模值为16的四位二进制递加计数器经过38个CP脉冲后，其状态为0111。
判断题查看答案
二一十进制译码器对8421BCD码以外的四位代码拒绝翻译。
判断题查看答案
分别用D、T、JK触发器作为同步时序电路的存储元件，实现下表所示二进制状态表的功能。试写出激励函数和输出函数表达式，比较采用哪种触发器可使电路最简单。
简答题查看答案
对于十进制的减法计数器，原始状态为相当于十进制数9的四位二进制代码，当第十个计数脉冲到来时，计数器的状态为（）。
单选题查看答案
如图所示电路中R＝8KΩ，RF＝1KΩ，UR＝－10V，试求： （1）在输入四位二进制数D＝1001时，网络输出u0＝？ （2）若u0＝1.25V，则可以判断输入的四位二进制数D＝？
简答题查看答案
试用下降沿JK触发器设计一个递增同步六进制计数器。要求计数器的状态转换代码具有相邻性（相邻两组代码中只有一位代码不同），且代码不包含全0和全1的码组。根据题意列出电路的状态转移真值表和卡诺图；写出状态方程、驱动方程，输出方程，检查启动特性。
简答题查看答案