一个触发器可以构成（）位二进制计数器，它有（）种工作状态，若需要表示n位二进制数，则需要（）个触发器。

4个触发器可以构成（）位二进制计数器。

单选题查看答案

一个异步二进制计数器的最高工作频率为10MHz，如果每个触发器的平均传输延迟时间为10ns，计数过程中每读取一次计数值所需时间为50ns，这个计数器最多只能有（）位。

填空题查看答案

利用一个74LS90可以构成一个十二进制的计数器。

判断题查看答案

一位十进制计数器至少需要（）个触发器。

单选题查看答案

试用下降沿JK触发器设计一个递增同步六进制计数器。要求计数器的状态转换代码具有相邻性（相邻两组代码中只有一位代码不同），且代码不包含全0和全1的码组。根据题意列出电路的状态转移真值表和卡诺图；写出状态方程、驱动方程，输出方程，检查启动特性。

简答题查看答案

基于原理图输入方式，用D触发器构成按循环码（000->001->011->111->101->100->000）规律工作的六进制同步计数器。

简答题查看答案

试用JK触发器设计一个同步五进制加法计数器，要求电路能够自启动。 

简答题查看答案

4个边沿JK触发器，可以存储（）位二进制数。

单选题查看答案

图示是用四个JK触发器组成的四位二进制加法计数器。所有触发器的J=K=1。 （1）试说明其工作原理。  （2）各JK触发器的翻转，是在其各自时钟脉冲的上升沿还是下降沿？  （3）设Q0、Q1、Q2、Q3的初始值均为0。已知CP的波形如图所示，试画出Q0、Q1、Q2、Q3的波形。

简答题查看答案