A=
B<=
C:=
D=:
VHDL中,为目标变量赋值符号是()。
单选题查看答案
信号赋值语句在什么情况下作为并行语句?在什么情况下作顺序语句?信号赋值和变量赋值符号分别是什么?两种赋值符号有什么区别?
简答题查看答案
在一个VHDL设计中idata是一个信号,数据类型为integer,数据范围0to127,下面哪个赋值语句是正确的。()。
单选题查看答案
在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,试指出下面哪个赋值语句是错误的。()。
单选题查看答案
在VHDL中,为定义的信号赋初值,应该使用()符号。
单选题查看答案
在VHDL的FOR_LOOP语句中的循环变量是一个临时变量,属于LOOP语句的局部量,()事先声明。
单选题查看答案
在VHDL的CASE语句中,条件句中的“=>”不是操作符号,它只相当与()作用。
单选题查看答案
VHDL语言中变量定义的位置是()。
单选题查看答案
VHDL的字符是以()括起来的数字,字母和符号。
填空题查看答案