在Verilog HDL中，连续赋值语句的关键字是（）。

信号赋值语句在什么情况下作为并行语句？在什么情况下作顺序语句？信号赋值和变量赋值符号分别是什么？两种赋值符号有什么区别？

简答题查看答案

在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的。（）。

单选题查看答案

进程中的信号赋值语句，其信号更新是（）

单选题查看答案

在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面哪个赋值语句是错误的。（）。

单选题查看答案

在VerilogHDL模块的I/O声明中，用来声明端口数据流动方向的关键字包括（）。

单选题查看答案

正确给变量X赋值的语句是（）。

单选题查看答案

WHEN_ELSE条件信号赋值语句和IF_ELSE顺序语句的异同？

简答题查看答案

VHDL中，为目标变量赋值符号是（）。

单选题查看答案

在VHDL中为目标变量赋值符号为（）

单选题查看答案